• Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
Obwody cyfrowe wykorzystujące techniki redukcji mocy uplywu podprogowego

Obwody cyfrowe wykorzystujące techniki redukcji mocy uplywu podprogowego

Paperback

Technology & Engineering

ISBN10: 6208678269
ISBN13: 9786208678265
Publisher: Wydawnictwo Nasza Wiedza
Published: Feb 24 2025
Pages: 72
Weight: 0.24
Height: 0.17 Width: 6.00 Depth: 9.00
Language: Polish
Liczne badania nad projektowaniem ukladów VLSI o niskim poborze mocy wzrosly wraz z rosnącym zapotrzebowaniem na przenośne urządzenia elektroniczne. Ze względu na zaawansowaną technologię ukladów scalonych, minimalny rozmiar elementów obwodów VLSI stale się zmniejsza. Producenci ukladów VLSI skutecznie wykorzystują zalety możliwego zmniejszenia rozmiaru elementów poprzez skalowanie (zmniejszanie) istniejących projektów ukladów VLSI, które są w stanie zwiększyc szybkośc obwodu. Zmniejszenie geometrii tranzystora i liczba tranzystorów na pojedynczym chipie rośnie wykladniczo; zarządzanie energią w projektowaniu VLSI stalo się kluczowe. Wyciek podprogowy jest glównym skladnikiem wycieku mocy w obwodach VLSI. Wyciek ten należy zmniejszyc, aby moc byla obslugiwana w lepszy sposób. Techniki takie jak CMOS, stos, uśpienie i uśpienie są używane do kontrolowania wycieku podprogowego. Te efektywne techniki projektowania obwodów cyfrowych o niskim poborze mocy zmniejszają ogólne rozpraszanie mocy. Charakterystyki obwodów cyfrowych, takich jak inwerter, nand, nor, exclusive-or, pól sumator i pól odejmator są analizowane i porównywane w różnych technologiach, takich jak 45nm, 120nm, 180nm.

Also in

Technology & Engineering