• Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
Optymalizacja wydajności w sieci na chipie

Optymalizacja wydajności w sieci na chipie

Paperback

Technology & Engineering

ISBN10: 6208818389
ISBN13: 9786208818388
Publisher: Wydawnictwo Nasza Wiedza
Published: Apr 2 2025
Pages: 68
Weight: 0.23
Height: 0.16 Width: 6.00 Depth: 9.00
Language: Polish
Rosnąca zlożonośc ukladów SoC (System-on-Chip) doprowadzila do wąskiego gardla systemu z powodu problemów ze skalowalnością systemu magistrali. Prowadzi to do spadku wydajności przyszlych ukladów SoC z bardziej zlożonymi obwodami wewnątrz nich. Siec na chipie (NoC) zostala zaproponowana jako jedno z rozwiązań mających na celu przezwyciężenie tych problemów, zwlaszcza w odniesieniu do komunikacji między wlasnościami intelektualnymi (IP) w chipie. Podstawy projektowania NoC obejmują wybór topologii sieci, a zatem konieczna jest optymalizacja wydajności, aby zapewnic pelne wykorzystanie możliwości sieci. W związku z tym zaproponowano wielopoziomowe techniki partycjonowania sieci w celu uzyskania optymalnego projektu sieci w oparciu o jej wydajnośc. Wydajnośc sieci mierzona jest jej przepustowością, średnim rozmiarem kolejki, czasem oczekiwania i utratą danych. Technika ta jest stosowana w studium przypadku przy użyciu aplikacji wideo MPEG-4. Oczekuje się, że proponowana technika zwiększy wydajnośc NoC.

Also from

Lit, Asrani

Also in

Technology & Engineering