• Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
Techniki projektowania energooszczędnego w ukladach FPGA

Techniki projektowania energooszczędnego w ukladach FPGA

Paperback

Technology & Engineering

ISBN10: 6200684367
ISBN13: 9786200684363
Publisher: Wydawnictwo Nasza Wiedza
Published: Oct 3 2025
Pages: 136
Weight: 0.42
Height: 0.32 Width: 6.00 Depth: 9.00
Language: Polish
W niniejszej książce zaprojektowaliśmy 64-bitowy dekoder, dekoder obslugujący Internet rzeczy (IoT), energooszczędny kontroler sygnalizacji świetlnej, automatyczne bariery oparte na czujnikach na publicznych przejazdach kolejowych, czujnik ladowania urządzeń mobilnych wykorzystujący standard LVCMOS IO, biomedyczny zegarek na rękę, czytnik Unicode dla języków greckiego, lacińskiego i sindhi, zegar cyfrowy oraz filtr FIR wykorzystujący Verilog. Korzystamy z Design Goal, skalowania pojemności, skalowania częstotliwości, podejścia projektowego uwzględniającego temperaturę, bramkowania zegara, skalowania napięcia, standardów LVCMOS IO, standardów HSTL IO oraz standardów SSTL IO. Korzystamy z najnowszych ukladów FPGA Virtex-6, Kintex-7 i Artix-7 opartych na technologii 28 nm i 40 nm. Do szacowania mocy używamy XPower Analyzer, a do symulacji języka opisu sprzętu - Xilinx. Podsumowując, omówiliśmy ponad 10 różnych obwodów i 10 różnych technik energooszczędnych, które pomogą badaczom i osobom uczącym się poznac te techniki i zastosowac je we wlasnych projektach, aby tworzyc energooszczędne projekty z wykorzystaniem języka Verilog.

Also from

Madhok, Shivani

Also in

Technology & Engineering