Open Daily: 10am - 10pm | Alley door pickup 10am - 7pm 3038 Hennepin Ave Minneapolis, MN
612-822-4611

  • Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
Realização em FPGA da deteção de bordas usando o operador Sobel

Realização em FPGA da deteção de bordas usando o operador Sobel

Patel, Upesh
Joshi, Sachi

Paperback

Technology & Engineering

ISBN10: 6209093922
ISBN13: 9786209093920
Publisher: Edicoes Nosso Conhecimento
Published: Oct 9 2025
Pages: 56
Weight: 0.19
Height: 0.13 Width: 6.00 Depth: 9.00
Language: Portuguese
No domínio da engenharia, onde é necessário efetuar cálculos intensivos, pode não ser uma boa opção utilizar uma CPU volumosa para efetuar cálculos. Porque utiliza muito mais recursos para computação e outros fins. Nesses casos, pode ser criado um hardware dedicado para satisfazer o requisito. Esse hardware pode ser fabricado em FPGA utilizando HDL. Assim, como exemplo, é proposta neste projeto uma aplicação de processamento de imagem. Também no domínio do processamento de imagens, o papel da FPGA é proporcionar um tempo de cálculo mais rápido. Além disso, a deteção de bordos é uma necessidade fundamental no domínio do processamento de imagens (por exemplo, reconhecimento de impressões digitais, transmissão de vídeo em direto, raios X e tomografia computadorizada, etc.). Assim, propõe-se a implementação de uma técnica de deteção de bordos utilizando o operador Sobel em FPGA. O algoritmo para esta técnica será programado utilizando Verilog HDL e a simulação será efectuada no simulador Modelsim. Após uma simulação bem sucedida, o algoritmo será sintetizado em FPGA utilizando o software de conceção e desenvolvimento Xilinx e o projeto será testado na placa FPGA Xillinx.

Also from

Patel, Upesh

View All

Also in

Technology & Engineering

View All