• Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
Konstrukcja dodatku o niskiej mocy dla VLSI

Konstrukcja dodatku o niskiej mocy dla VLSI

Paperback

General Law

ISBN10: 6207824113
ISBN13: 9786207824113
Publisher: Wydawnictwo Nasza Wiedza
Published: May 27 2025
Pages: 52
Weight: 0.18
Height: 0.12 Width: 6.00 Depth: 9.00
Language: Polish
W niniejszej książce zaproponowano energooszczędny sumator przybliżony, który zapewnia niską moc i wysoką wydajnośc dodawania bez poważnego pogorszenia jakości. Proponowany sumator wprowadza efektywny obszarowo przybliżony uklad logiczny, który jest używany do dodawania najmniej znaczących bitów sumatora. Efektywnośc addera jest analizowana w porównaniu do dobrze znanych dokladnych i przybliżonych adderów poprzez implementację w Tanner i MATLABT Glównym wyzwaniem w nowoczesnej technologii VLSI jest efektywnośc energetyczna ze względu na zwiększoną funkcjonalnośc na pojedynczym chipie. Efektywnośc energetyczną można osiągnąc poprzez nieprecyzyjne projektowanie obwodów dla określonej dziedziny aplikacji, znanej jako aplikacje odporne na blędy. W niniejszym artykule zaproponowano energooszczędną architekturę sumatora, która osiąga ogromną poprawę zarówno pod względem mocy, jak i szybkości dzialania.Skutecznośc proponowanego sumatora jest oceniana poprzez implementację proponowanej i istniejącej architektury sumatora w programie MATLAB w celu oceny metryk blędów oraz w programie Tanner w celu oceny metryk projektowych. Wyniki symulacji pokazują, że proponowany sumator znacznie zmniejsza moc, obszar i opóźnienie jednocześnie przy niewielkiej utracie dokladności.

Also from

Jain, Manish

Also in

General Law