• Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
Architetture ADPLL completamente personalizzate ad alta risoluzione e basso jitter

Architetture ADPLL completamente personalizzate ad alta risoluzione e basso jitter

Paperback

Technology & Engineering

ISBN10: 6209236596
ISBN13: 9786209236594
Publisher: Edizioni Sapienza
Published: Nov 5 2025
Pages: 164
Weight: 0.50
Height: 0.38 Width: 6.00 Depth: 9.00
Language: Italian
Tutti i PLL digitali sono considerati una sostituzione efficace grazie all'elevata immunità dei circuiti digitali alle variazioni di PVT. Tuttavia, gli ADPLL soffrono del problema della bassa risoluzione e dell'elevato jitter/rumore di fase, oltre ai problemi fondamentali legati alle complesse procedure di progettazione. Attraverso le ricerche in letteratura e le verifiche sperimentali, è emerso che gli ADPLL esistenti presentano ancora alcuni problemi legati alla risoluzione e al jitter/rumore di fase che devono essere affrontati. Allo stesso modo, è emersa una carenza nei modelli utilizzati per descrivere gli ADPLL. A questo proposito, è stata effettuata un'ampia classificazione delle architetture ADPLL esistenti. Alcune delle architetture presenti in letteratura sono state esaminate criticamente mediante riprogettazione e verifica di simulazione a vari livelli di progettazione con un'ampia gamma di strumenti di simulazione/emulazione. È stata effettuata un'analisi comparativa e sono state identificate criticamente le carenze di ciascuna architettura. Sono stati proposti e verificati con la simulazione metodi per migliorare la risoluzione e il rumore di fase.

Also from

Jahangir, Mohd Ziauddin

Also in

Technology & Engineering