• Open Daily: 10am - 10pm
    Alley-side Pickup: 10am - 7pm

    3038 Hennepin Ave Minneapolis, MN
    612-822-4611

Open Daily: 10am - 10pm | Alley-side Pickup: 10am - 7pm
3038 Hennepin Ave Minneapolis, MN
612-822-4611
Architektury ADPLL o wysokiej rozdzielczości i niskim poziomie jittera, w pelni dostosowane do indywidualnych potrzeb

Architektury ADPLL o wysokiej rozdzielczości i niskim poziomie jittera, w pelni dostosowane do indywidualnych potrzeb

Paperback

Technology & Engineering

ISBN10: 6209246834
ISBN13: 9786209246838
Publisher: Wydawnictwo Nasza Wiedza
Published: Nov 5 2025
Pages: 164
Weight: 0.50
Height: 0.38 Width: 6.00 Depth: 9.00
Language: Polish
Wszystkie cyfrowe PLL są rozważane jako skuteczny zamiennik ze względu na wysoką odpornośc ukladów cyfrowych na zmiany PVT. Jednakże ADPLL borykają się z problemem niskiej rozdzielczości i wysokiego jitteru/szumu fazowego, oprócz podstawowych problemów związanych ze zlożonymi procedurami projektowymi. Na podstawie badań literaturowych i weryfikacji eksperymentalnych stwierdzono, że w istniejących ADPLL nadal istnieją pewne wyzwania związane z rozdzielczością, jitterem/szumem fazowym, które należy rozwiązac. Podobnie, stwierdzono również, że modele używane do opisu ADPLL mają pewne wady. W związku z tym dokonano obszernej klasyfikacji istniejących architektur ADPLL. Niektóre z architektur znalezionych w literaturze zostaly krytycznie zbadane poprzez przeprojektowanie i weryfikację symulacyjną na różnych poziomach projektowania przy użyciu szerokiego zestawu narzędzi symulacyjnych/emulacyjnych. Przeprowadzono analizę porównawczą i krytycznie zidentyfikowano niedociągnięcia w każdej architekturze. Zaproponowano i zweryfikowano za pomocą symulacji metody poprawy rozdzielczości i szumu fazowego.

Also from

Jahangir, Mohd Ziauddin

Also in

Technology & Engineering